このページは機械翻訳を使用して翻訳されました。最新版の英語を参照するには、ここをクリックします。
検証と HDL コード生成の統合
HDL Coder™で生成された HDL コードを検証するためのテストベンチを生成する
HDL Coderを使用して HDL コードを生成すると、ツールには、生成されたコードをソースMATLAB®またはSimulink®デザインに対して自動的に検証するオプションが提供されます。 。HDL ワークフロー アドバイザーを使用して、コードの生成と検証をガイドします。HDL ワークフロー アドバイザーのご利用の前に (HDL Coder)およびHDL ワークフロー アドバイザーを使用したテスト ベンチの生成とコード カバレッジの有効化 (HDL Coder)を参照してください。
生成されたコードを検証するために、次の 4 種類のテストベンチを生成できます。HDL シミュレーション、コシミュレーション、FPGA インザループ (FIL)、または DPI コンポーネント。後の 3 つのテスト ベンチは、HDL Verifier™ライセンスを持っている場合に提供されます。生成された HDL コードのテスト ベンチの選択 (HDL Coder)を参照してください。
トピック
コシミュレーション
- Simulinkから生成された HDL コードの自動検証
生成された協調シミュレーション モデルを使用して、生成された HDL コードを検証します。 - MATLABから生成された HDL コードの自動検証
生成された協調シミュレーション スクリプトを使用して、生成された HDL コードを検証します。
FPGA インザループ
- Simulinkの HDL ワークフロー アドバイザーを使用した FIL シミュレーション
HDL ワークフロー アドバイザーを使用して FPGA インザループ モデルを生成します。 - MATLABの HDL ワークフロー アドバイザーを使用した FIL シミュレーション
HDL ワークフロー アドバイザーを使用して、FPGA インザループSystem object™とテスト ベンチを生成します。
システム Verilog DPI コンポーネント
- Verify HDL Design Using SystemVerilog DPI Test Bench (HDL Coder)
This example shows how to use SystemVerilog DPI test bench for verification of HDL code where a large data set is required.
複数のテストベンチタイプの組み合わせ
- 手書きの HDL コードと生成された HDL コードの組み合わせを検証する
この例では、HDL コシミュレーションと FPGA インザループ (FIL) シミュレーションを使用して、生成された HDL コードとレガシー HDL コードで構成される HDL デザインを検証します。 - MATLABから HDL へのワークフローにおけるコシミュレーションと FPGA-in-the-Loop
この例では、 MATLAB®から HDL への HDL コード生成ワークフローのステップとして HDL コシミュレーションと FPGA インザループを使用して、生成された HDL コードを検証する方法を示します。 - MATLAB から HDL へのワークフローにおけるソーベル エッジ検出アルゴリズムの検証 (HDL Coder)
この例では、MATLAB HDL Coder™ ワークフロー アドバイザーを使用してソーベル エッジ検出アルゴリズム用の MATLAB® 設計の HDL 生成および検証を示します。
関連情報
- 検証 (HDL Coder)