Simulink HDL Coder 1.7

Simulink® モデルおよび Stateflow® チャートから合成可能な HDL コードを生成

Simulink® HDL Coder™ は Simulink® モデルおよび Stateflow® チャートからビットトゥルーかつサイクルアキュレートで合成可能な Verilog/VHDL コードを生成します。

自動生成された HDL コードはターゲットに依存しません。従って、生成された HDL コードを業界標準の EDA ツールを用いてシミュレーションや論理合成を行なうことが可能なため、FPGA （field-programmable gate array）や ASIC （Application-specific integrated circuits）の設計に利用できます。また、形式的検証ツール、機能検証ツールを用いて、自動生成された HDL コードと既存の HDL コードの機能の等価性を検証することも可能です。

Simulink® HDL Coder™ はテストベンチを生成することも可能ですので、HDL シミュレータを用いて生成コードの迅速な検証も実現できます。

概要・主な機能 Simulink® HDL Coder™ の機能 Simulink® HDL Coder™ と EDA Simulator Link™ MQ の協調

データ シートを表示する (1192k)

無料製品テクニカル キット （英語）