Simulink Design Verifier

設計エラーの特定、テスト ケースの生成、要求仕様に対する設計の検証

Simulink Design Verifier™ は形式的手法を使用して、大規模なテストやシミュレーションの実行を要求することなく、モデルの見つけにくい設計エラーを特定します。検出される設計エラーには、デッド ロジック、整数オーバーフロー、ゼロ除算、および設計プロパティやアサーションの違反が含まれます。

Simulink Design Verifierで は、これらのエラーを含むモデル内のブロックと含まないことが実証されているブロックが強調表示されます。エラーが含まれる各ブロックでは、信号範囲の境界を計算し、シミュレーションのエラーを再現するテスト ベクトルを生成します。

生成されたテスト ベクトルは、モデル構造体にキャプチャされ、テスト オブジェクティブで指定された機能を確認するシミュレーション入力を提供します。テスト ベクトルは、設計プロパティおよびテスト オブジェクティブと併せて、ソフトウェアインザループ (SIL) およびプロセッサインザループ (PIL) のテスト構成で実行されるコードの検証に使用できます。

モデルベース デザインの確認、検証およびテストおよび自動車航空宇宙および産業オートメーションの各種アプリケーションにおける認証基準のサポートについて、詳しく学びます。

Simulink R2013b新機能紹介

Web セミナーを表示する

評価版 Simulink Design Verifier

評価版ソフトウェアを入手する

製品評価版の入手または製品の購入

Nishaat Vasi

新着情報

Nishaat Vasi、 Simulink Design Verifier 技術エキスパート